英特尔未来7nm FPGA产品将充分利用Foveros 3D堆叠技术

2020年08月22日 08:36 次阅读 稿源:cnBeta.COM 条评论

AnandTech 报道称,封装技术将成为在未来半导体产品市场保持领先的主要战场之一。以英特尔为例,这家芯片巨头将致力于在同一封装中整合多个元素,同时主打高带宽和低功耗互联的特性,以延续摩尔定律对芯片性能发展的预估。在今年的架构日活动上,该公司就详细介绍了 EMID、Foveros 和 ODI 这三样先进的封装技术。

访问:

2020年天猫双11领券入口 全球好货10月21日起开始预售

京东双十一领券入口:三大主场每满300减40

1.jpg

据悉,英特尔下一代 FPGA 产品将基于英特尔自家的 7nm 工艺制造,辅以当前一代的嵌入式多核心互联桥接(EMIB)和 Foveros 3D 封装技术。

EMIB 的本质,就是将少量硅管芯嵌入到 PCB 基板中,允许两部分以相当密集的方式连接,以实现高速、低功耗的点对点互联

这项技术已经在 Kaby Lake-G、Stratix 10 GX 10M FPGA 上得到应用,以及即将推出的 Intel Xe 图形产品组合(如 Ponte Vecchio 和 Xe-HP)。

2.jpg

值得一提的是,英特尔还分享了 EMIB 的免版税版本(被称作 AIB)。其具有迭代升级的途径,可在更广泛的行业中得到应用。

Foveros 则是英特尔的 3D 管芯堆叠技术,主打高带宽和低功耗的点对点硅互联特性。目前其正在英特尔的 Lakefield 移动处理器中使用,并将推广至 Ponte Vecchio、以及 FPGA 等未来产品。

在 7nm 工艺的加持下,芯片巨头将把堆叠技术应用到高带宽缓存(HBM IO)和 DDR 的裸片连接上。至于更多细节,仍有待后续去揭晓。

3.jpg

AnandTech 认为,英特尔的目标是为多种尺寸规格的 7nm FPGA 提供通用的基础裸片,然后根据客户产品的实际需求(产品或成本)来调整,比如将不同的变体堆叠至其顶部。

从技术层面上来看,英特尔将把同时应用了 EMIB 和 Foveros 技术的任何产品都称作 Co-EMIB 。而 7nm FPGA 可使用的新元素之一,就是英特尔正在对其进行调整和验证的 224G PAM4 收发器模块。

目前尚不清楚这些新款 7nm FPGA 将于何时发布,但根据该公司在 PPT 上展示的一份路线图,当前的 10nm Agilex FPGA 仍将是 2021 / 2022 年的产品主打。换言之,我们可期待在 2023 年或之后见到采用新设计的产品。

4.jpg

最后来说说 ODI 全方位互联(Omni-Directional Interconnect):当在芯片制造使用 Foveros 工艺时,出于散热方面的考虑,通常必须将大功率的计算芯片放到 3D 堆叠的顶部。

但是这么一来,也导致其供电必须穿过重重基片才能抵达,且意味着顶部的芯片面积通常比下层芯片要小。好消息是,ODI 使得顶部芯片的电路能够“垂挂”于边缘并直达顶部,从而化解了这一尴尬。

在充足能源的保障下,ODI 还有助于增加信号完整性、带来更高带宽的数据连接,即便制造的布局和复杂性也会有所提升。当然,该公司或首先在小芯片封装上进行试验,然后推广至 Lakefield 之类的产品线,而不是在 FPGA 中使用。

访问购买页面:

英特尔旗舰店

阿里云双11.png

访问:

阿里云双11开宝箱领亿元津贴 还有11111元现金红包

Verisign - .com域名的守护者 为品牌代言

对文章打分

英特尔未来7nm FPGA产品将充分利用Foveros 3D堆叠技术

4 (40%)
已有 条意见

    最新资讯

    加载中...

    今日最热

    加载中...

    阿里云双11

    热门评论

      Top 10

      招聘


      Advertisment ad adsense googles cpro.baidu.com
      created by ceallan