研究人员详解AMD 3D V-Cache缓存设计

2021年08月06日 17:12 次阅读 稿源:cnBeta.COM 条评论

高级技术研究员 Yuzo Fukuzaki,刚刚为我们详细解释了 AMD 在台北电脑展(Computex 2021)主题演讲期间介绍的一项难以捉摸的新 CPU 技术。在该公司后续的讲解中,有将所谓的三维垂直缓存(3D V-Cache),描述为堆叠在 CCD(CPU 复杂核心模块)顶上的额外 64MB 末级缓存。

访问:

2021年天猫双11红包领取页

京东2021双十一"头号京贴"领取入口

访问购买页面:

AMD旗舰店

官方宣称 3D V-Cache 设计可将游戏性能平均提升 15%,甚至可与 Zen 3 架构升级所带来的改进相媲美。

主题演讲体验,AMD 还亮出了一款基于 AM4 插槽、Zen 3 CCD 架构、辅以 3D V-Cache 缓存部件设计的原型样品。

以 16 核心的处理器为例,3D V-Cache 可让其拥有 192 MB 的 L3 缓存。

(传送门:LinkedIn

Yuzo Fukuzaki 通过详细的理论,阐明了 3D V-Cache 在处理器缓存层次结构中的最合理位置。显然,它扩展了 CCD 的 L3 缓存,而不是作为接替 L3 的“L4”级缓存。

猜测 3D V-Cache 应该属于一种 SRAM 芯片,采用与 Zen 3 CCD 相同的 7nm 工艺制造,尺寸在 6×6 m㎡,通常位于具有 32MB L3 SRAM 的 CCD 区域上方。

Fukuzaki 预估 AMD 会为 3D V-Cache 芯片打出大约 23000 个硅通孔(TSV),单孔直径约 17 μm,可将 3D V-Cache 芯片与主 CCD 模块紧密连接到一起。

不过对于操作系统来说,缓存的相关层级设置仍是相当透明的(可视作每个 CCD 模组的 96MB L3 缓存)。

对文章打分

研究人员详解AMD 3D V-Cache缓存设计

1 (10%)
已有 条意见

    最新资讯

    加载中...

    今日最热

    加载中...

    热门评论

      Top 10

      招聘


      Advertisment ad adsense googles cpro.baidu.com
      created by ceallan