腾讯云

22nm制程大战在即 芯片厂商摩拳擦掌

2018年12月01日 15:36 次阅读 稿源:semiengineering 条评论

感谢奶爸狂魔2018的投递

过去几年来,芯片厂商们开始对22nm制程技术重新重视,已经或者即将完成其新款22nm制程的开发研究工作,计划逐步将其投入量产,准备在市场上一决雌雄。GlobalFoundries,Inel,台积电,联电这些芯片厂商都在积极为自己手中的新22nm制程产品开疆拓土,希望自己的22nm产品能够在诸如汽车,物流网或无线产品领域占有一席之地。

不过对代工客户而言,选择是艰难的,因为市面上这些新22nm制程各有千秋,而且各种22nm制程适用的EDA工具也互不兼容。

芯片厂商目前着力推广新22nm制程主要有以下几个原因:首先,既有的28nm产品经过多年发展已经出现业务发展乏力,产能过剩的问题,而22nm则会是新的业务增长点;另外,22nm产品还可以填补客户的空白。许多还在使用28nm产品的代工客户已经在盘算着要将产品工艺升级到16/14nm或更高等级,奈何在这些节点通常只有昂贵的finFET可供选择。相比之下22nm产品则既可满足工艺升级的愿望,又普遍基于传统的平面结构因而价格相对便宜。


图1:FinFET与平面型器件的对比

然而市面上22nm产品可谓五花八门,主要有三种流派:

1.台积电与联电正在开发的22nm平面体硅结构产品;

2.GlobalFoundries正在推广的22nm平面型全耗尽FD-SOI产品;

3.Intel的22nm低功耗型finFET产品。

此外,三星也在开发18nm平面型FD-SOI产品。

不论是18还是20nm,这些产品的客户对象是类同的,可以想见,将来的18/22nm市场将充满火药味。

“22nm会是下一个大热的节点制程吗?我认为很有可能,”ARM公司的高管 Kelvin Low表示,“但我不认为会出现哪一家产品独大的情况。由于各家22nm产品设计考量各异,因此这些22nm产品会在市场上平分秋色。”

当然,22/18nm产品并不适用于所有客户和所有应用。就像以前一样,有些客户可能会选择在28nm原地踏步,有些可能跳过22/18nm直接进到16/14nm。除了客户的具体应用之外,传统因素诸如耗电,性能,微缩度,开发周期,成本仍是客户们做出选择的依据。

以下我们便为大家罗列一下市面上的主要22nm产品及其生产方的一些情况。

体硅阵营

目前,有人认为22nm属于独立市场,而也有人将22nm作为一个28nm的子集来看待。

比如电子市场咨询公司IBS就是把28nm,22nm,20nm以及18nm揉合在一起进行分析。根据他们的数据,2018年这些产品的市场总量将达到11亿美元,比2017年下降2.8%,他们还认为2019年22nm产品的市场仅会增长0.6%,在他们看来,22nm要想有大的发展还要等到2019年以后。相比之下,28nm仍将占据市场的最大头。2017年28nm产品代工市场市值为100亿美元,而到2018年,由于出现产能过剩,28nm的业务额并没有能够有明显的增长。这是因为目前有一部分28nm的客户正向更高级的节点制程迁移,另一方面,中国大陆正在积极扩充自己的28nm产能。

值得注意的是,22nm产品已经开始侵蚀28nm产品的市场。IBS高管Handel Jones认为:“2018年,22nm的市场规模会达到28nm规模的10%,我认为将来22nm会成为下一个大节点。”

在22nm的三种流派即平面体硅流派,FD-SOI全耗尽流派,finFET流派中间,平面体硅由于历史最悠久,因此名声最大。平面体硅和finFET流派都是直接在硅片上制作CMOS器件,而FD-SOI则是先在硅片上覆盖一层绝缘层,再在绝缘层上覆盖一个硅薄层,然后在硅薄层上构造器件。

各种流派都有自己的长处和缺点。平面体硅成本最低廉,然而短板是静态漏电(static leakage)问题,finFET正是主要为了解决这个短板而来。控制漏电可以使产品的时钟频率增加,但时钟频率增加后又需要控制好动态功率密度(dynamic power density)。FD-SOI则是采用平面型的结构解决静态漏电问题的又一套方案,同时该方案还能通过体偏置(body biasing)技术来控制功耗。finFET和FD-SOI全耗尽技术的共同缺点是成本相比传统平面型体硅要高。

所有这些22nm产品的目标都是避免使用多重曝光技术,后者成本高且生产起来很耗时。之所以2011年就崭露头角的28nm到目前仍能如此受欢迎,就是因为它很好地平衡了性能和成本。

根据IBS的数据,目前28nm平面型设备的平均设计费用是5130万美元,而16/14nm产品则是1.063亿美元。因此尽管GlobalFoundries,台积电,联电这些代工商都已经推出了基于16/14nm的finFET产品,但市面上主流设计仍然基于那些相对老旧的节点技术。

图2:芯片设计费用走向图

IBS高管Jones表示:“如果选择finFET,掩模版开发费和芯片设计费这一块会猛增。对数字电路而言,finFET是个很好的选择,但是finFET无法满足RF或者混合信号电路的要求。”

虽然finFET是一种很理想的高性能技术,但我们很难将RF,模拟电路集成到finFET中去。为了填补这个空白,许多代工商开始开发新的22nm产品,这样就能够给那些希望获得比28nm产品性能更好,但是又不需要或无法在16/14nm finFET产品上得到满足的客户提供一些选择。

22nm是物流网产品,混合信号产品和RF产品的理想选择,产品成本较16/14nm而言更加低廉,根据IBS的数据,22nm产品的平均设计费为7030万美元。

联电的高管John Chen表示:“我们预计22nm将是一个产出量可观的长寿制程。相比直接从28nm跳到14nm finFET,超低漏电的22nm显然更有吸引力,而且相比14nm,22nm产品的掩模板费用及芯片设计费用也更为低廉。”

对那些还在使用65nm,55nm,40nm产品的客户而言,升级到22nm也相对容易。ARM公司高管Low表示:“许多这样的老旧产品都会选择22nm作为迁移的对象,迁移到22nm会成为一股浪潮。到22nm费用合适时,这股浪潮就会到来。当然相关IP的齐备也很重要。当成本费用和IP齐备程度都十分理想时,22nm就会在市场上展翅高飞。“

台积电和联电是平面体硅型22nm阵营的主要厂家,他们的22nm其实主要是从以前的28nm进一步微缩而来,所以同样配备了高K金属栅(HKMG),铜互连,低K电介质等技术。

这种思路有利有弊。有利的一面,由于产品是从28nm微缩而来,因此代工厂可以继续使用以前28nm的生产设备和工艺流程来生产22nm产品。弊的一面,平面型体硅产品在制程接近20nm时产生的短沟道效应会导致产品压阀值斜率参数的恶化,器件的关闭特性不好。

平面体硅器件中,随着制程的不断微缩,体硅CMOS器件会遭遇所谓的随机掺杂波动现象(random dopant fluctuation:RDF),最终导致器件的门限电压波动。

我们都知道,体硅器件中为了调整门限电压,降低静态耗电,需要用离子注入的方式向沟道中掺杂杂质原子,但沟道中掺杂的杂质原子数量不可能达到每个器件完全相同的水平,总是会有所不同,过去栅长度较大时这并不会出现问题,但随着栅长度的缩短,沟道中掺杂原子的总数量也不断减小,这样即使是杂质原子数量的微小差异也可能导致门限电压的较显著区别(一般RDF会导致门限电压的下降)。这就是所谓的RDF效应。

很容易想到,解决RDF问题的方法之一就是尽量不向沟道中掺杂杂质原子,而FD-SOI和finFET技术就具备这种特征。

然而台积电和联电仍在将平面CMOS器件的极限向22nm推进,尽管面临的挑战不小,但他们的22nm产品仍然吸引了相当数量客户的注意。

Gartner分析师Samuel Wang认为:”我的理解是一些客户从28nm升级到22nm以后可以在器件密度,运行速度,功耗上获得优势。台积电预计大约20%的28nm客户会选择升级到22nm体硅技术。FD-SOI则更适合是低功耗高级应用。而22nm体硅则是目前流行的28nm缩微版本。绝大多数芯片设计者仍会选择这种设计方案,而且22nm可用的物理IP数量也相对更丰富。“

台积电最近则放出了更多22nm平面体硅产品的细节,这款产品将包括两个平台: 22nm ULP(超低功耗)平台,工作电压0.8-0.9V,更适用于需要较高性能表现的低功耗应用;22nm ULL(超低漏电)平台则适用于超低耗电应用,工作电压仅0.6V,计划2019年四月份推出。

台积电研发副总裁Cliff Hou介绍:"对物联网和RF/模拟应用而言,不同产品的性能需求各有不同,因此很难开发出一种完全适用于各种应用的平台,所以我们需要两个平台来分别对应。"

除了器件性能之外,代工客户还必须检视制程可用的EDA工具和IP支持情况。

代工厂商需要来自第三方EDA工具厂商的支持。对某个制程而言,代工商通常会自己开发一部分自有IP,但也需要第三方IP的支持。市面上有众多EDA工具和IP厂商可供选择。对台积电的22nm制程而言,22nm嵌入式MRAM和RRAM已经有对应的IP工具支持。

嵌入式内存通常被集成在微控制器中,通常使用NOR闪存作为嵌入式内存器件,而NOR器件则很难微缩到28nm以下,如此便催生了MRAM和RRAM存储技术。这些新兴的存储器件集合了SRAM的速度优势和闪存的非易失优势,耐久性方面也十分优秀。

嵌入式内存厂商微芯仍计划将其名为superflash的嵌入式闪存技术进一步微缩到22nm。”一旦28nm产品通过验证,我们计划转向FD-SOI或者22nm平台。因为22nm体硅仅是28nm制程的微缩版本,所以SuperFlash很有可能被拓展到22nm平台。这样根据终端应用的不同,将形成eMRAM和SuperFlash技术并存的局面。“

在其它第三方IP阵线上,ARM也已经为台积电的22nm制程开发了物理IP,如标准元件库,通用I/O库,内存编译器等以供使用,

在EDA工具方面,各大EDA工具厂商也对台积电的22nm制程提供着支持。

联电也正在开发22nm制程体硅技术。”联电目前正在努力实现客户对我们22nm制程的要求,我们预计2020年可以开始量产相关的产品。相比28nm产品,我们的22nm产品在性能和功耗方面的提升会在10%幅度。联电的22nm平台将会是一个高性价比的平面型HKMG解决方案,能够满足更宽泛的应用需求,包括移动应用,物联网应用和汽车行业的应用。“

FD-SOI阵营

GlobalFoundries可以说是首个涉足22nm战场的竞争者。三年以前他们就推出了基于FD-SOI的22nm平台产品。而三星也曾经推出过基于FD-SOI的28nm产品,目前他们还在开发基于18nm的这类产品。

除此之外,GlobalFoundries还计划2022年推出12nm FD-SOI产品。一般认为,22/18nm FD-SOI产品相比16/14nm finFET性能稍逊,但它们彼此之间面向不同的应用,市场并不重叠,因此也不会产生面对面竞争的局面。

FD-SOI使用专门特制的硅晶圆片进行生产,这种硅原片在硅衬底上覆盖有一层薄薄(20-25nm厚)的氧化绝缘层,绝缘层将器件和硅基体分割开来,如此可减少器件的漏电。

FD-SOI也是基于平面型器件的技术,采用了全耗尽型的沟道。GlobalFoundries高管Schaeffer表示:”这种设计从根本上杜绝了RDF效应的影响,大大改善了器件的压阀值斜率。“

图3:体硅与FD-SOI对比 FD-SOI不仅通过栅极控制器件的工作,还可以通过控制衬底来达到类似的目的

如今常见的FD-SOI技术最初是由ST公司研发,后来GlobalFoundries和三星公司先后取得了这项技术的授权。GlobalFoundries的22nm FD-SOI技术名为22FDX,同样采用了HKMG技术以及硅锗沟道技术。相比28nm平台,性能可提升30%,功耗则下降45%,早在2017年便已经通过了生产验证。

而最近,22FDX的产品支持阵营又有了进一步增加。Schaeffer透露:”亚6Ghz RF器件,毫米波器件,超低漏电器件以及超低功耗器件最近也都通过了验证。“

FD-SOI的引人之处主要是两点:低功耗与体偏置(Body bias)技术。在0.8V工作电压水平下,器件的驱动电流可低达910μA/μm (856μA/μm),且工作电压可低至仅0.4V.

体偏置技术死灰复燃

Soitec高管Manuel Sellier介绍:”通过改变器件背栅的电压,体偏置技术可以动态地控制器件的门限电压。过去通过复杂的掺杂技术来控制的门限电压参数,现在可以通过软件来编程从而实现动态的控制。设计者可以利用这种功能来动态地管理产品的漏电状况,有效地补偿制程和环境温度等效应造成的影响。“


图4:FD-SOI中的体偏置技术

体偏置技术并非什么新鲜玩意,40nm节点以前,体硅产品上也曾使用这项技术来控制漏电或提升性能,但40nm之后,体偏置技术在体硅产品上逐渐失去效用,而FD-SOI则不存在这方面的问题,因此借着FD-SOI的风潮,体偏置技术又被人们重新推到前台。类似于过去的体偏置技术,FD-SOI支持反向/正向体偏置(RBB/FBB),当需要提升器件性能,增加开关速度时,可以采用FBB,增加体偏置电压,代价是稍微增加器件的漏电水平;当不需要器件工作在高性能模式下时,可以采用RBB,降低体偏置电压从而降低器件的漏电水平。

不过FD-SOI也有三个弱点:成本,生态系统和采用率。多年以来,FD-SOI一直鲜有代工厂商问津,Intel,台积电,联电和其它一些代工商从未涉足FD-SOI领域,他们认为体硅技术完全可以在较低的成本水平上实现高性能表现。举例而言,一片SOI晶圆片的售价在370到400美元之间,而普通晶圆售价仅100-120美元。

不过FD-SOI产品的光掩模数量确实相对较少,这补偿了其高昂的晶圆片价格。根据IBS的数据,FD-SOI产品的光掩模数量通常在22-24片,而体硅则需要27-29片。

除此以外,FD-SOI阵营也正在仰头赶上。”相比22nm体硅HKMG器件,FD-SOI器件的成本增加在5%以内,而功耗方面则相对提升了30%-50%,这对可穿戴设备以及物联网用设备是很重要的优势。“

然而,EDA工具/IP工具则可以说是FD-SOI阵营的短板。Jones介绍说:”目前22nm FD-SOI的IP生态圈还在成长中,相比之下22nm体硅的IP生态系统要成熟得多。“这种情况正在逐步好转中,据悉Cadence, Mentor 以及 Synopsys这样的大厂的多款22nm FD-SOI用EDA工具已经在认证过程中。

Mentor公司CEO Wally Rhines表示:”FD-SOI在RF器件方面具备独特的优势,这是其它技术难以匹敌的优势。“

FD-SOI还有其它的优势。Rhines介绍说:”虽然finFET的漏电量接近于零,但仍需要解决动态功耗的问题。而FD-SOI的优势之一就是对动态功耗的控制。如果你能将电压从1.0降低到0.6V,那么功耗可以降低65%。而FD-SOI器件则可以根据情况动态调整器件的功耗。“

其它选项

去年,Intel推出了其22nm finFET产品的低功耗版本.不过此后他们几乎没有对这款产品进行太多的宣传。不过在即将开幕的IEDM大会上,Intel计划展示一篇有关其22nm嵌入式MRAM的文章。

以上这些就是目前22nm战线上的热闹景象,不过目前相关的市场规模能发展到多大,哪一种产品将执牛耳则还没有定论。现在要估计22nm产品会大红大紫还是门庭冷落还为时过早。每项技术都有其用武之地,只不过有些技术更容易吸引人们的注意而已。

访问:

京东商城

腾讯云

活动入口:

腾讯云 - 热销云产品年付3折起

VeriSign 威瑞信 - 用.com亮实力

对文章打分

22nm制程大战在即 芯片厂商摩拳擦掌

4 (29%)
已有 条意见

天翼云

    最新资讯

    加载中...

    今日最热

    加载中...

    热门评论

      Top 10

      招聘


      Advertisment ad adsense googles cpro.baidu.com
      created by ceallan